論理シミュレーション

●今度はSimulation Sourcesを右クリックしてAdd Sources。 ●Add or Create Simulation Sourcesを選択してNext。 ●Add Filesをクリックし、myhdl\simディレクトリにあるVerilogファイルをすべて選択してOK。 ●Finishをクリック。 次のページへ 目次へ戻る