プロジェクトの作成

●Vivadoをスタートし、Create Projectをクリック。 ●Nextをクリック。 ●Project Nameはzybo_filter、Project LocationはVivadoWorksとします（これらは適当で構いません）。 ●RTL Projectを選択してNext。 ●Target LanguageはVerilogにします（VHDLで開発したい人はVHDL）。Add Sourcesですが何もAddせずにNext。 ●Add Constraintsは何もせずNext。 次のページへ 目次へ戻る