●バイアス加算とRelu 　次に「バイアス加算＆Relu」を考えます。　図6-35にそのブロックの回路図を示します（タイムチャートは省略）。 　乗算結果MULOUTは8ビット右シフトされMATMUMOUT_sftとなり（右シフトする理由はここ）、その後バイアスB1Dataと加算されAOUTとなります。 　加算結果AOUTが正の場合はそのまま、負の場合は０で出力され、Reluとなります。 　最後にDF/Fでラッチして畳み込み１層目の出力X_WR_DATAとなります。 　　図6-35　バイアス加算とReluの回路図 ●パディングを施した状態でRAMに書いておくと次の層で楽 　X_WR_DATAからは28×28の画素値が出てきますが、これらをパディングを施した状態で画像RAM書き込んでおくと後々の層で便利になります。 　図6-36の白の部分は28×28の画像、灰色の枠はそれにパディングを施して30×30の画像にしたものです。 　白の画像には0〜783まで番号が付けられています。この番号をn番地と呼ぶことにします。 　また灰色の画像には0〜899まで番号が付けられており、この番号をm番地と呼ぶことにします。 　mとnの関係は同図のように、m = 30V + 31 + H となります。ここでVとはVCO28の値、HはHCO29の値です（リードアドレス生成回路参照）。 　したがって図6-37のような回路で画像RAMの書き込みアドレスを生成できます。 　　図6-36　白枠の画像データを灰枠の番地に書き込む 　　図6-37　　リードアドレス生成で使った信号をライトアドレス生成に活用する 目次へ戻る