デジタルフィルタの仕様

IIR型、2次、データ8ビット、係数12ビット 　以下に今回組み込んだデジタルフィルタの仕様を示します。 フィルタタイプ IIR(Infinite Impulse Response)型 次数 2次 入出力データビット数 8ビット 係数ビット数 12ビット サンプリング周波数 5MHz マスタークロック 50MHz 小さなIIRフィルタなら入る 　FIR(Finite Impulse Response)型フィルタは大規模になるので、このCPLDにはちょっと無理です。IIR型でも次数やビット数が長くなると入りませんが、上記の仕様ならなんとか入ります。 マスタークロックは50MHz 　このCPLDは「最高速度300MHz以上」と謳っていますが、デジタルフィルタの場合は積和演算があるので、さすがにそこまでの高速動作はしません。今回はマスタークロックとして50MHzの水晶発振子を使用します。 積和演算5回で出力する 　下図は2次IIRフィルタの伝達関数とブロック図です。「Z-1」は遅延器で、サンプリング周期1サイクルの遅延がとられます。係数は5個あり、データとの積和がとられて出力されます。また、このような2次IIRフィルタを「Biquad」と呼ぶことがあります。ブロック図において、フィードバック側の係数(b1, b2)が反転していることに注意してください。 Back

Top Page