 回路図 遅延器はDF/F（D-type flip-flop）から成ります。乗算器は8ビットｘ12ビットが1個です。乗算結果はフィードバックループによって累積加算されます。VHDLソースコードはQuartusⅡプロジェクトに含まれています。IIRフィルタの係数(A0, A1, A2, B1, B2)は「DSPLinks」で得られたものです。
|
Top Page
| デジタルフィルタの回路図 |
回路図遅延器はDF/F（D-type flip-flop）から成ります。乗算器は8ビットｘ12ビットが1個です。乗算結果はフィードバックループによって累積加算されます。VHDLソースコードはQuartusⅡプロジェクトに含まれています。IIRフィルタの係数(A0, A1, A2, B1, B2)は「DSPLinks」で得られたものです。
|