 Fir16b20bモジュールは以下のような構成です（これがL/Rで2個ある）。入力データは16ビット、係数は20ビットとしました。データはFSCLKの周期（サンプリングクロック、97.7kHz）でRAMに書き込まれ、MCLKの周期（マスタークロック、50MHz）で読み出されます。係数（2種類、外部ポートで切り替え）はROMに格納されており、MCLKの周期で読み出されます。係数はL/R同じものを使います。 VHDLソースコードは付属CD-ROMのXPS\FirSample\pcores\firfilters_v1_00_a\hdl\vhdlにあります。
|
Top Page