デジタルフィルタの仕様
IIRフィルタを組み込む
 以下のようなIIR(Infinite Impulse Response)フィルタを2個(左右2ch)、FPGAに組み込みます。
フィルタタイプ IIR型
次数 6次
入出力データビット数 16ビット
係数ビット数 18ビット
サンプリング周波数 97.7kHz
マスタークロック 50MHz

Biquad3個縦続接続
 L/Rそれぞれ3個のBiquad(*)の縦続接続なので、Biquadの数は3x2 = 6個になります。
(*)Biquadとは下図のような2次IIRフィルタです。ブロック図において、フィードバック側の係数(b1, b2)が反転していることに注意しましょう。


Biquad1個につき乗算器は1個
 Biquadにおいては、1サンプリング周期に5回の乗算が必要です。今回はBiquad1個につき乗算器を1個用意し、時分割で使用します。したがって、1チャネルにつき乗算器は3個、左右2chで6個必要になります。

遅延器はF/Fで構成する
 IIRフィルタの場合遅延器の個数が少ないため、RAMを使う必要はありません。普通にDF/F(D型フリップフロップ)を使いましょう。

係数はMicroBlazeが設定する
 今回は係数は決めずにポートに出しておき、MicroBlazeのレジスタライトで設定します。

Back


Top Page