 ジェネレータ→デジタルフィルタ→ロジアナ下図は信号の流れです。信号は全てデジタルで、パターンジェネレータで生成された8ビットデータがCPLDに入力され、デジタルフィルタで処理され、CPLDの出力をロジックアナライザで観察します。  ジェネレータとCPLDは非同期で実験する本来はパタンジェネレータとCPLDは同期をとる（同一のクロックで動作させる）必要がありますが、今回はデバイスの評価用ということで別々のクロックで動作させます。（このような非同期システムの場合、定期的にデータが1個抜けたり、同じデータが2個連続したりします） サンプリングは5MHz、マスタークロックは50MHzマスタークロックを1/10分周したものがサンプリングクロックになりますので、1サンプリング周期に積和が最高10回まで出来ることになります（乗算器1個を時分割で使う場合）。2次IIRは積和が5回で済むので、この方式で十分処理できることが分かります。
|
Top Page