7‐04　畳み込み2層目を論理シミュレーション 　本節では畳み込み層の「1層目＋2層目」のVHDLファイルを論理シミュレーションします。 　このアーカイブを解凍してModelSimで開きます（その使い方はここ参照）。コンパイル（compile all)の後、 　do run.do 　このコマンドで論理シミュレーションがスタートし、150usで自動的にストップします。 ●ビットシフトによる乗算のようすを見る 　do wave.do 　上記コマンドを実行すると波形が現れます。 　図7-20は105.1us付近を拡大したものであり、前節で設計した乗算器SHIFTMULモジュールの信号です。COEFF×PIXDATA＝MULOUTになっていることを確認します。 　　図7-20　乗算器の内部の信号を見る 　この乗算器SHIFTMULはdotpro_w2_00の下に1個あります。 　　図7-21 　そのdotpro_w2_XXは00〜15まで16個あり、それらはCL2_00の下にあります。 　　図7-22 ●シフト乗算器が256個あるのを確認 　そのCL2_XXも00〜15まで16個あり、それらはconv_layer2_instの下にあります。すなわち畳み込み2層目のトップモジュール（conv_layer2_inst）以下にはSHIFTMULモジュールが16×16＝256個あることになります。 　　図7-23 次のページへ 目次へ戻る