0-03 複数のFPGAからの情報を集中管理するFPGA ●スレーブFPGAからの情報を受け取るホストFPGA 　図0‐20は複数のFPGAによる認識を統括する仕組みです。各FPGA（スレーブ）からの認識結果はUARTを通して「ホストFPGA」に送られます。（＊１） （＊１）スレーブFPGAからの情報は、認識された物体の番号、その座標などで情報量はとても少ない。UARTでゆっくり通信しても間に合う。 図0-20 FPGAによる画像認識統括システム ●メインFPGAは小規模FPGAで十分 　得られた情報を基に、ホストFPGAは認識結果をまとめてVGAに映し出します（この動画参照）。 　なお、ホストFPGAは画像認識は行いません。演算量が格段に少ないので、スレーブFPGAよりも更に小規模のもので間に合うと思います。 ●組み込めるレベルのAIチップの有力候補−FPGA �@30x30画素といった小さい範囲を認識する 　これによって高価で大規模なFPGAを使わなくても認識が可能になります。 �A一つのFPGAは一つの認識対象に専念する 　このように認識対象を絞り込めば、更に小規模のFPGAで認識が可能になります。 �B比較的小規模のFPGAを複数使い、認識対象を複数処理する 　「大規模ななFPGAですべての認識対象を処理する」よりも価格的、消費電力的に有利になると思われます。 �C集中管理はFPGAでもマイコンでも可能 　図0-20ではホストFPGAがスレーブFPGAを統括管理しますが、VGAに映し出す必要が無ければ、ワンチップ・マイコンなどでも代替できると思います。 　本企画ではこのように、FPGAを使ってディープラーニングのハードウエア化を行います。GPUなどと比べて低消費電力で放熱板も要らないので、電気製品に組み込むことも現実的になってきます。 最初のページへ 目次へ戻る