デジタルフィルタードットコム−DIGITALFILTER.COM
デジタルフィルタの設計・FFTの解説などデジタル信号処理の入門サイト。FPGA情報もあります!
新着情報
22年9月19日 SSDのvgg-5,6,7層目をHDL化する。画素数が減ってチャネル数が増えていきます。
22年8月1日 SSD物体認識のvgg-3,4層目のHDL化。出力が128チャネルに増える!
22年7月14日 SSD物体認識のHDL化。まずはvgg-1,2層目のシムとPythonの結果の一致!
22年6月12日 FPGA内部メモリに入りきるよう工夫する。SSD物体認識の続き。
22年6月1日 SSD物体認識をHDL化して並列演算・・・の前に「並列化の限界を探る
22年5月1日 SSD物体認識のEXCELの結果をPythonと比較してピタリ一致!
e-mail: info@digitalfilter.com



デジタルフィルタ設計ツールの定番DSPLinks

DSPLinksの使い方はこのチュートリアルで!




Top Page