 ユーザーIPのひな形として、FirSample\pcores\firfilters_v1_00_a\hdl\vhdlにVHDLファイルが２個できているはずです。このIPはMicroBlazeとバスでつながっていますが中身は空っぽです。これからファイルを編集してFIRフィルタを実装します。
firfilters.vhdを開き、ADD USER PORTSのところにこのように追加します。これらはFIRフィルタコアの入出力ポートです。
次にMAP USER PORTSのところにこのように追加します。これらはFIRフィルタコアの結線情報です
今度はuser_logic.vhdを開いて編集しましょう。
ここでもADD USER PORSに行き、このように追加します。
次にUser signal declarationを探して、その部分にこれをペーストします。
その次はUser logic implementationを探し、今度はこれをペースト。これらがFIRフィルタコアの中身になります。
さらにこれを解凍し、FirSample\pcores\firfilters_v1_00_a\hdl\vhdlにすべてのVHDLファイルをコピーします。これらはFIRフィルタコアのサブモジュールです。
また、FirSample\pcores\firfilters_v1_00_a\dataディレクトリにfirfilters_v2_1_0.paoがあるので、これをuser_logicの上に追加します。
また、同じディレクトリにfirfilters_v2_1_0.mpdがあるので、これをENDの前に追加します。これはFIRフィルタコアの入出力情報です。
これでユーザーIPが「FIRフィルタ」となりました。次のステップに進みましょう。
|