13-04　SignalTap（ロジックアナライザ）で内部信号を見る 　ロジックアナライザでFPGAの内部信号を観測し、Pythonと一致しているか確認します（＊１）。 （＊１）モードをGTSRB画像モードにして観測。 　下図のようにQuartusからTools -> Signal Tap Logic Analyzerを選択。 　Signal ConfigurationでClockを設定します。 　下図のようにNode Finderを開き、Design Entry(all names)を選択。 　Look inでVideoProcを選択、Namedをcount*にしてListボタンを押す。 　counter32bというバスが現れるのでそれを開いてcounter32b[3]をダブルクリックして右側に移す。この信号の立ち上がりで各種信号を取り込みます。OKで閉じます。 　下図のようにSample depthを512とします。 　下図のように左側の枠内をダブルクリックするとNode Finderが現れます。 　Design Entry(all names)を選択。 　Look inでVideoProcCore/gts_hw/judgeを選択、Namedを*にしてListボタンを押す。 　するとjudgeモジュール以下にある信号名が現れるので同図のような信号をダブルクリックして右側に移します。 　Run Analysisアイコンをクリックすると「コンパイルしますか？」と聞かれるのでYes。 　Signal Tap Fileをセーブすると次のような画面が現れるのでYes。すると自動的にコンパイルが始まります。 次のページへ 目次へ戻る