FPGAプログラミング
CD-ROMに本アプリのプロジェクトがある
 付属CD-ROMの"Q2Project\pro4fpga\FftAnaCyc"にQuartusIIプロジェクトがあります。QuartusIIのバージョン13.1をお使いの方は、C:\QuartusWorks以下にFftAnaCycフォルダをコピーすればそのまま使えると思います。

 他のバージョンやLinux OSをお使いの方は、FftAnaCycフォルダを丸ごと使うとエラー、その他不具合が出るかもしれません。その場合は以下のようにStep by Stepで作成しましょう

入門編応用編を参考にして一からプロジェクトを作り直しましょう。
〇Qsysで追加するモジュールは以下の通り。
Nios II/e Processor 入門編参照
On Chip Memory 16384バイト 入門編参照
PIO 0 Output 32ビット 入門編参照
PIO 1 Input 32ビット 入門編参照
PIO 2 Output 32ビット 入門編参照
LCD 16207 応用編参照
UART(RS-232) 応用編参照
〇CD-ROMのFftAnaCyc\myvhdlフォルダにあるVHDLファイルをコピーする。
〇CD-ROMのFftAnaCyc\cyctop.qsfからピンアサインをコピーする。
〇Nios II SBTではappXXを右クリック→NiosII→BSB Editor→Generateボタンの後にBuildする。
〇Run→Run ConfigurationでIgnore mismatched... を2つチェックしてからRunする。

シンセシス・マッピングレポート
 QuartusIIでコンパイルするとこのようなFlow Summaryがあらわれ、ロジックやメモリの使用率が分かります。ロジックは2割程度、メモリは半分以上使っています(そのうちNiosIIで消費されるのが16kByte = 128,000bit、FFTコアで約100,000bitと思われる)。


Embedded Multiplierは8個になっています。バタフライ演算は16x20の乗算器を2個持ちますが、それら1個々々は18x18の乗算器2個で構成されます。したがって乗算器は計4個必要となり、9-bit elementsだとその倍の8個、ということだと思われます。

Timing Analyzerを見てみましょう。MCLKのActual Timeが90.38MHz、実際のMCLKは50MHzなのでOKです。


Back


Top Page