FPGAプログラミング
CD-ROMに本アプリのプロジェクトがある
 付属CD-ROMの"Q2Project\pro4fpga\FirSmp"にQuartusIIプロジェクトがあります。QuartusIIのバージョン13.1をお使いの方は、C:\QuartusWorks以下にFirSmpフォルダをコピーすればそのまま使えると思います。

 他のバージョンやLinux OSをお使いの方は、FirSmpフォルダを丸ごと使うとエラー、その他不具合が出るかもしれません。その場合は以下のようにStep by Stepで作成しましょう

入門編応用編を参考にして一からプロジェクトを作り直しましょう。
〇Qsysで追加するモジュールは以下の通り。
Nios II/e processor 入門編参照
On Chip Memory サイズは16384バイト 入門編参照
PIO 0 Output, 2bit 入門編参照
PIO 1 Input, 2bit 入門編参照
LCD 16207 応用編参照
〇CD-ROMのFirSmp\myvhdlフォルダにあるVHDLファイルをコピーする。
〇CD-ROMのFirSmp\cyctop.qsfからピンアサインをコピーする。
〇Nios II SBTではappXXを右クリック→NiosII→BSB Editor→Generateボタンの後にBuildする。
〇Run→Run ConfigurationでIgnore mismatched... を2つチェックしてからRunする。

シンセシス・マッピングレポート
 QuartusIIでコンパイルするとこのようなFlow Summaryがあらわれ、ロジックやメモリの使用率が分かります。ロジックは15%なのでまだまだ余裕があります。メモリは4割弱、その大部分(16kByte = 128,000bit)はNiosIIで、残りはFIRフィルタの遅延器や係数に使われています。


Embedded Multiplierは4個使用しています。FIRの乗算は16ビット×20ビットなので18×18の乗算器が2個必要になり、9-bit elementsだとその倍の4個になる、ということだと思われます。

Timing Analyzerを見てみましょう。MCLK=70MHzで論理合成しているため"Slack"(制限を超えたという意味)が出ましたが、実際のMCLKは50MHzなので問題ありません。


Back


Top Page