 ユーザーIPのひな形として、FftAna250\pcores\fftrtl_1024_v1_00_a\hdl\vhdlにVHDLファイルが２個できているはずです。このIPはMicroBlazeとバスでつながっていますが中身は空っぽです。これからファイルを編集してFFTを実装します。
fftrtl_1024.vhdを開き、ADD USER PORTSのところにこのように追加します。これらはFFTコアの入出力ポートです。
次にMAP USER PORTSのところにこのように追加します。これらはFFTコアの結線情報です。
次にuser_logic.vhdを開き、ここでもADD USER PORSに行き、このように追加します。
次にUser signal declarationを探して、その部分にこれをペーストします。
その次はUser logic implementationを探し、今度はこれをペースト。これらがFFTコアの中身になります。
そして以下のようにslv_reg1のかかる行(6行）をコメントアウトします。これらは自動生成されたレジスタインターフェースですが、このままでは出力同士がぶつかるからです。
さらににこれを解凍し、FftAna250\pcores\fftrtl_1024_v1_00_a\hdl\vhdlにすべてのVHDLファイルをコピーします。これらはFFTコアのサブモジュールです。
また、FftAna250\pcores\fftrtl_1024_v1_00_a\dataディレクトリにfftrtl_1024_v2_1_0.paoがあるので、これをuser_logicの上に追加します
また、同じディレクトリにfftrtl_1024_v2_1_0.mpdがあるので、これをENDの上に追加します。
これでユーザーIPが「FFT」となりました。次のステップに進みましょう。
|