 ユーザーIPのひな形として、IirSample\pcores\iirfilters_v1_00_a\hdl\vhdlにVHDLファイルが２個できているはずです。このIPはMicroBlazeとバスでつながっていますが中身は空っぽです。これからファイルを編集してIIRフィルタを実装します。
iirfilters.vhdを開き、ADD USER PORTSのところにこのように追加します。これらはIIRフィルタコアの入出力ポートです。
次にMAP USER PORTSのところにこのように追加します。これらはIIRフィルタコアの結線情報です。
次にuser_logic.vhdを開き、ここでもADD USER PORSに行き、このように追加します。
次にUser signal declarationを探して、その部分にこれをペーストします。
その次はUser logic implementationを探し、今度はこれをペースト。これらがIIRフィルタコアの中身になります。
さらににこれを解凍し、IirSample\pcores\iirfilters_v1_00_a\hdl\vhdlにすべてのVHDLファイルをコピーします。これらはIIRフィルタコアのサブモジュールです。
また、IirSample\pcores\iirfilters_v1_00_a\dataディレクトリにiirfilters_v2_1_0.paoがあるので、これをuser_logicの上に追加します。
また、同じディレクトリにiirfilters_v2_1_0.mpdがあるので、これをENDの前に追加します。これはIIRフィルタコアの入出力情報です。
これでユーザーIPが「IIRフィルタ」となりました。次のステップに進みましょう。
|