10-02　conf-4, 5, 6層目のVHDL化 ●conf-4層目は5x5 　extras-4層目の出力はconf-4層目に入力されます。図10-20にそのタイミングのイメージを示します。 　conf-4層目の入力は256ch、出力は126chになります。カーネルは3x3、この層では1つの乗算器で出力を126ch、1並列で計126ch計算します。 図10-20　conf-4層目のタイミングのイメージ ●1並列で出力126ch計算 　図10-20の上段はoutCh0,1,2,...125を計算するようすです。これら出力126chは1個の乗算器で「逐次的に」計算されます。したがって1画素の計算にかかる期間は90ns x 256 x 128 = 2949.12usになります(126ではなくキリの良い128）。 　1ライン5画素なので 2949.12us x 5 = 14.7456msで1ライン計算しますが、同図右にあるように「休み期間」が95ms程度あるので計110.592msで1ライン、1画面5ラインなので110.592 * 4 + 2.94912 = 443msで1画面の計算が終わります。 ●extras-4層目の出力がconf-4層目の入力になる 　extras-4層目のシミュレーション結果relu.outの名前を変えてconf4.inとし、それがconf-4層目の入力になります。図10-21のようにRAM_X1_0〜3（入力バッファ、4ラインぶん、カーネルが3x3なので）にconf4.inの内容が書き込まれます。 　conv_conf4は入力バッファからの画像を処理してRAM_X2_0〜1（出力バッファ、2ラインぶん、次は判定回路なので2つで十分）に書き込みます。1ライン5画素なのでアドレスは8、出力126chなのでデータ幅は9bit x 126 = 1134bitになります（この層は1画素9ビット）。 図10-21　conf-4層目のブロック図 次のページへ 目次へ戻る