10-02 conf-4, 5, 6層目のVHDL化(続き)
●conf-4層目はカーネルが3x3
図10-23は積和演算の部分、出力1チャネルの1画素を計算するのに90ns x 256
= 23040nsかかります(入力256チャネル、カーネルが3x3なので)。 |
図10-23 入力256チャネル、カーネル3x3なので23040ns(クロック100MHz)
●乗算器1個で動かす
図10-24は一つの乗算器で出力126チャネルの1画素を計算するようす、23040ns
x 128 = 2949.12usかかっています。5x5画素なので1ライン計算するのにに2949.12us
x 5 = 14.7456msかかります。 |
図10-24 一つの乗算器で126chの出力を計算する
●1ラインはextras-4層目と同じ
図10-25は1ラインぶん演算して書き込む部分です。周期はextras-4層と同じ110.592msになります(14.7456ms+休み時間)。また1画面計算するにはその5倍かかります。 |
図10-25 1ライン演算して書き込むようす
●relu.outに出力が書かれている
conf-4層目も出力はテキストファイルに落とされます(図10-26)。5×5画素なので1画面で25行、また出力は126チャネルなのでビット幅は
9bit x 126 = 1134bit になります(この層は1画素が符号付き9ビットになる)。 |
図10-26 各画素9ビット、符号付きであることに注意
●バッチファイルでデータ並び替え
上図のrelu.outは各行 9bit x 126 = 1134bit ですが、126は21×6であり、21というのは種族(人、馬、自動車、バイクなど)の数、6というのはBBOXの形状の数です。このデータの並びをVBAでこのように21×6列になっているのを21列に並び替えます。
@EXCELファイル(下のリンク)を開く。
AEXCELファイルの場所にvbaoutputフォルダを作成する。
Bvbaoutputフォルダにrelu.outをコピーする。
CVBAのModule20, 21を続けて実行する。
Dvbaoutputフォルダにsimsort.txtが作成される。
Esimsort.txtとPythonの結果(下のリンク)を比較する。
F下図のようにピタリ一致することを確認する。 |
図10‐27 どちらもカンマ区切りなのでファイル比較ソフトで比べるとよい
次のページへ
目次へ戻る |