9-04　extras-7, 8層目のVHDL化 ●extras-8層目はカーネルが3x3になる 　extras-7層の出力はextras-8層に入力されます。図9-55は8層目のタイミングのイメージを示します。 　extras-8層目の入力は128ch、出力は256chになります。この層はカーネルが3x3になります。この層では1つの乗算器で出力を256ch、1並列（1個の乗算器）で計算が間に合います。 図9-55　extras-8層目のタイミングのイメージ ●256ch×1並列なので出力256ch 　図9-55の上段はoutCh0,1,2,...255を計算するようすです。これら出力256chは1個の乗算器で「逐次的に」計算されます。したがって1画素の計算にかかる期間は90ns x 128 x 256 = 2949.12usになります。 　この層の入力は3x3画素ですが、出力は1x1画素になります（その手法は後述）。したがって2949.12us x 1 = 2.94912msで1ライン計算しますが、同図右にあるように「休み期間」が107ms程度あるので計110.592msで1ライン、1画面1ラインなので110.592ms x 1 = 110.592msで1画面の計算が終わります。（＊１） （＊１）ライン周期は前層と同じになる。したがって同図右下にあるように1ライン計算して4ライン休み期間になる ●extras-7層目の出力がextras-8層目の入力になる 　extras-7層目のシミュレーション結果relu.outの名前を変えてex8.inとし、それがextras-8層目の入力になります。図9-56のようにRAM_X1_0〜3（入力バッファ、4ラインぶん、カーネルが3x3なので）にex8.inの内容が書き込まれます。 　conv_ex8は入力バッファからの画像を処理してRAM_X2_0〜1（出力バッファ、2ラインぶん、次層はカーネルが1x1なので）に書き込みます。1ライン1画素なのでアドレスは2、出力256chなのでデータ幅は8bit x 256 = 2048bitになります（extras層は1画素8ビット）。 図9-56　extras-8層目のブロック図 次のページへ 目次へ戻る